Seit ein paar Jahren qualifizieren sich Studierende für die Renesas MCU Car Rally, einen europaweiten Wettbewerb studentischer Teams, der auf der Messe "Embedded Systems" in Nürnberg ausgetragen wird. Die Aufgabe: Ein autonomes Fahrzeug soll möglichst schnell auf einem vorher unbekannten Rundkurs fahren, der etliche Schikanen enthält. Alle Studierenden erhalten anfangs einen identischen Grundbausatz, der natürlich kräftig getuned werden muss, um wettkampftaugliche Fahrzeiten zu erzielen. Schwerpunkte liegen auf der Sensorik und der Programmierung eines Microcontrollers mit der für das autonome Fahren notwendigen Intelligenz.

Die Studierenden lernen im Rahmen des Studiums die Grundlagen der Bild- und Videoverarbeitung kennen ("Computer Vision"). Als Programmierwerkzeug wird die plattformübergreifend verfügbare Open-Source-Bibliothek OpenCV verwendet.

Das Lastenheft beschreibt die zu erkennenden Verkehrszeichen, im konkreten Fall wurden die Vorfahrtszeichen gewählt. Die Hauptanforderung war, dass ein Fahrzeug im Stadtverkehr beim Erkennen eines Stoppzeichens sicher zum Halten gebracht werden kann. Weitere Zeichen wie "Vorfahrt beachten" und "Vorfahrtstraße" sollten ebenfalls erkannt und im Dashboard angezeigt werden.

Aus diesen Anforderungen leiteten die Studierenden die technischen Randbedingungen ab: Bremsweg, notwendige Objektivbrennweite und Kameraauflösung sowie die Latenzzeit der Videoanalyse. Auch die Beschaffung geeigneten Testmaterials und die Testplanung waren wichtige Punkte, um den fertigen Protoypen realitätsnah testen und ansatzweise bei einer Testfahrt validieren zu können.

Das Projektteam hat sich in der Entwicklung auf geeignete Algorithmen zur Verkehrszeichenerkennung konzentriert. Dazu war ein umfangreiches und kritisches Literaturstudium notwendig.

Beim Übergang vom PC zum eingebetteten System stellte sich dann heraus, dass das eingebettete System nicht die erforderliche Performance hatte. Aus den Erkenntnissen dieses Projektes sind inzwischen Nachfolgeprojekte entstanden, u.a. eine Hard- und Softwarepartitionierung der Algorithmen mit Hilfe eines leistungsfähigen zedboards, das sowohl CPU-Kerne (Dual ARM Cortex A9) als auch frei programmierbare Logikgatter (FPGA) auf einem hochintegrierten "System on a Chip" (SoC) enthält.